外媒eNewsEurope报道，英特尔(Intel)和台积电将在国际电子元件会议(IEDM)公布垂直堆叠式(CFET)场效晶体管进展，使CFET成为十年内最可能接替闸极全环电晶(GAA)晶体管的下一代先进制程。
英特尔的GAA设计堆叠式CFET晶体管架构是在imec的帮助下开发的，设计旨在增加晶体管密度，通过将n和p两种MOS器件相互堆叠在一起，并允许堆叠8个纳米片（RibbonFET使用的4个纳米片的两倍）来实现更高的密度。目前，英特尔正在研究两种类型的CFET，包括单片式和顺序式，但尚未确定最终采用哪一种，或者是否还会有其他类型的设计出现，未来应该会有更多细节信息公布。
此前在2021年的“英特尔加速创新：制程工艺和封装技术线上发布会”上，英特尔已经确认了RibbonFET将成历史，在其20A工艺上，将引入采用GateAllAround（GAA）设计的RibbonFET晶体管架构，以取代自2011年推出的FinFET晶体管架构。新技术将加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。
虽然，大多数早期研究以学术界为主，但英特尔和台积电等半导体企业现在已经开始这一领域的研发，借此积极探索这种下一代先进晶体管技术。
英特尔表示，研究员建构一个单片3DCFET，含三个n-FET纳米片，层叠在三个p-FET纳米片上，保持30纳米垂直间隙，取名为采用电源通孔和直接背面元件触点60纳米闸极间距堆叠式CMOS逆变器示范，描述60纳米闸极间距利用CFET功能逆变器测试电路。采垂直分层双电源漏外延和双金属闸极堆叠，结合PowerVia背后供电。
为了不被对手超越，台积电也会展示如何达成CFET。此为客制逻辑芯片，有48纳米栅极间距，专注放在p型晶体管上的分层n型纳米片晶体管，拥有跨越六个等级的卓越开关电流比。
台积电CFET晶体管已证明耐用性超过90%，且成功通过测试。虽然台积电承认需要研究更多，才能充分利用CFET技术，但是实现CFET晶体管技术的关键。CFET明显转变晶体管设计，允许垂直堆叠两个晶体管安装至一个晶体管面积内，增加晶体管密度，且不仅为提高空间使用提供解决方案，还促进更精简CMOS逻辑电路布局，有利提高设计效率。
CFET既有结构可能会减少寄生效应，逐渐提高性能和功率效率。结合适应性设计与背面供电等创新，可简化制程复杂性，使CFET成为晶体管领域愿景。英特尔和台积电的努力，也突显CFET技术对半导体产业未来的重要性。
复旦大学研发出异质CFET技术复旦大学研究团队：周鹏教授、包文中研究员及万景研究员，创新地提出了硅基二维异质集成叠层晶体管。该技术将新型二维原子晶体引入传统的硅基芯片制造流程，绕过EUV光刻工艺，实现了晶圆级异质CFET技术。
该团队利用硅基集成电路的成熟后端工艺，将二硫化钼(MoS2)三维堆叠在传统的硅基芯片上，形成p型硅-n型二硫化钼的异质互补CFET结构。结果证明，在相同的工艺节点下实现了器件集成密度翻倍，并获得了卓越的电学性能。
简单来说，就是该团队研发出的异质CFET技术，是设计了一种晶圆级硅基二维互补叠层晶体管，不需要用到EUV，也可以实现晶体管密度翻倍。
随着芯片工艺制程不断进步，就需要尺寸更小、功能更强大的晶体管，同时，会让制程微缩到一定程度，原本的晶体管技术就会出现静电、漏电问题。因此，晶体管技术也随着工艺迭代加快升级，而升级的重点在于提升静电性能、控制漏电流。
比如，22nm工艺之后，FinFET取代MOSFE工艺，3nm工艺时代，GAAFET取代FinFET工艺，再先进的工艺（比如2nm以下），CFET将取代GAAFET工艺。因此，CFET是GAAFET工艺的迭代技术，也称之为全硅基CFET技术。
这对于国内自主发展新型集成电路技术具有重要意义。毕竟，在中企无法获得先进的EUV光刻机下，该技术给予了另一种可行性研究方向。如果一旦成功应用，那么将会绕过EUV光刻机的问题，制造出更先进的芯片。
以及CFET属于下一代晶体管技术，是未来发展的重点，该技术的研发有利于我们取得先机。特别是在关键技术专利方面，先取得更多的研究成果与专利，对于后期芯片制程的发展是更有利的。
